ティアフォー、国のAI半導体事業に参画 自動運転レベル4向けSoC開発へ

自動運転技術を手がけるティアフォーは、国立研究開発法人科学技術振興機構（JST）が実施する「次世代エッジAI半導体研究開発事業」に参画し、自動運転レベル4向けのソフトウェア定義型システム・オン・チップ（SoC）の研究開発を進めることを明らかにしました。同事業は文部科学省と経済産業省が策定した研究開発計画に基づくもので、国の税金を活用した投資が自動運転分野にも本格的に振り分けられる形となりました。

ティアフォーは、東京大学大学院工学系研究科の川原圭博教授を研究開発代表者とする「ユースケース駆動による機能分化型フィジカルAIチップ設計」という研究開発課題の中で、エンドツーエンド（E2E）の自動運転AIの推論処理を効率化するAIチップの論理設計に取り組むとしています。設計資産や関連ツールチェーンについては、オープンソース化を目指す方針を示しました。

同社によると、自動運転用オープンソースソフトウェア「Autoware」に対応したAIチップを独自に設計し、SoCに組み込んで有効性を評価するとしています。あわせてコンパイラなどのツールチェーンもオープンソース化することで、さまざまな半導体メーカーがこの技術を活用してレベル4向けSoCの製品化を進められる、開かれた開発環境の構築を目指すとしています。

背景には、データ処理量の急増に伴うクラウド側の消費電力の増大という課題があります。文部科学省と経済産業省の計画では、エッジ側で高度な情報処理を可能にする次世代AI半導体の性能向上が急務とされており、アカデミアの技術シーズを産業界に橋渡しする狙いがあるとしています。研究開発項目には高効率自動設計による次世代AI回路・システム、3D集積技術、次世代トランジスタ技術が挙げられており、研究開発期間は原則5年（60カ月）以内と定められています。

技術的には、自動運転AIで活用が進む大規模な「Transformerモデル」の推論処理を効率化する専用アーキテクチャの開発が中心となります。データの再利用によって外部メモリとのやり取りに伴う電力消費を抑える設計を追求するほか、標準化された中間表現「TOSA」を導入してAIモデルとチップの結合を緩め、モデルの変化に応じてソフトウェアの更新だけで対応できる仕組みを目指すとしています。レベル4では安全性の検証も重視されるため、形式検証の技術を取り入れ、演算処理の正当性を確認できる仕組みも構築するとしています。

次世代エッジAI半導体研究開発事業自体は高市政権発足前に始まった取り組みですが、高市政権下の2026年7月に発表された官民投資ロードマップでは、2040年度までにAI・半導体分野へ総額100兆円超の投資が想定されているとされています。自動運転や車載半導体はこの投資分野の主要な対象の一つに位置づけられているとみられます。

自民党の選挙公約では、SDV（ソフトウェア・デファインド・ビークル）に必要なAIや自動運転、車載半導体などの技術開発に対して、研究開発税制における「戦略技術領域型」の創設が掲げられており、税制面での支援強化も見込まれています。今後は、税金を投じた研究開発の成果がどのように社会実装へつながっていくのか、また同様の枠組みを利用する企業が広がるかどうかが注目されそうです。